“当芯片加工制程进入到7nm的时候，如果只是单纯的缩小晶体管尺寸，漏电量会大到难以承受。所以我推断，在7nm工艺节点上，必须设计一种全新的晶体管结构，以降低量子隧穿效应，减少漏电。而现在主流的EDA软件中，均没有引入这一设计，想要短期内设计出7nm芯片，基本没有可能。”胡总也说出了他的推断，这一点和现实情况基本相符。

为了解决7nm以下晶体管漏电问题，全球各家顶尖芯片